JP 60229366 303.451us6

DIALOG(R)File 347:JAPIO (c) 2002 JPO & JAPIO. All rts. reserv. 01750866 **Image available**

SEMICONDUCTOR MEMORY DEVICE

PUB. NO.: 60-229366 [JP 60229366 A] PUBLISHED: November 14, 1985 (19851114)

INVENTOR(s): OCHII KIYOBUMI MASUOKA FUJIO

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP (Japan)

APPL. NO.: 59-085617 [JP 8485617] FILED: April 27, 1984 (19840427)

INTL CLASS: [4] H01L-027/10; H01L-027/08; H01L-029/40; H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 45.2 (INFORMATION

PROCESSING -- Memory Units)

JAPIO KEYWORD:R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS) JOURNAL: Section: E, Section No. 392, Vol. 10, No. 82, Pg. 142, April 02, 1986 (19860402)

ABSTRACT

PURPOSE: To fine the pitch width of a memory cell and memory itself by connecting a first conduction type wiring section to a drain and a gate through an insulating film on the gate and connecting a second conduction type wiring section to the drain through said insulating film.

CONSTITUTION: Gate electrodes 57 are formed by first layer polycrystalline silicon containing a first conduction type impurity, and a second layer polycrystalline silicon wiring section 62a containing the first conduction type impurity is shaped on a first layer inter-layer insultaing film 59 coating the gate electrodes 57, and connected to a first conduction type drain region and the gate electrodes through a contact hole 61. A second layer polycrystalline silicon wiring section 63a containing a second conduction type impurity is shaped on the inter-layer insulating film while being connected to said wiring section, and connected to a second conduction type drain region 55 through a contact hole 61.

⑲ 日本国特許庁(JP)

の特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭60-229366

@Int.Cl.4		識別記号	庁内整理番号		❷公開	昭和60年(1985)11月14日	
	27/10 27/08 29/40 29/78	1 0 2	6655-5F 6655-5F 7638-5F 8422-5F	審査請求	未請求	発明の数、1	(全14頁)

❷発明の名称 半導体記憶装置

②特 顧 昭59-85617

29出 顧 昭59(1984)4月27日

落 井 砂発 明 者 清 文 川崎市幸区小向東芝町1番地 株式会社多摩川工場内 舛 岡 切発 明 者 富士雄 川崎市幸区小向東芝町1番地 株式会社多摩川工場内 株式会社東芝 切出 顋 人 川崎市幸区堀川町72番地

20代 理 人 弁理士 鈴江 武彦 外2名

明細書

1. 発明の名称

半導体記憶装置

2. 特許請求の範囲

(1) - 対のCMOSインバータを有し、一方の CMOSインバータのゲート電板を他方のCMO Sインバータの各トランジスタのドレイン領域に 配線を介して互いに交差接続して形成されたフリ ップフロップ回路と、このフリップフロップ回路 の各ノードに接続された一対の転送用MOSトラ ンジスタと、から構成されるメモリセルを半導体 基板上にマトリックス状に集積してなる半導体記 信装置において、前記ゲート電極を第1導電型の 不能物を含む第1層多結晶シリコンにより形成し、 かつ前記配線を該ゲート電板を覆う第1層の層間 絶縁膜上に設けられ、第1非電型のドレイン領域 および前記ゲート電板にコンタクホールを介して 接続された第1導電型の不純物を含む第2層多結 品シリコン配線部と、前記層関略級膜上に該配線 部と連結して設けられ、第2準電型のドレイン領

域にコンタクトホールを介して接続される第2導 電型の不純物を含む第2層多結晶シリコン配線部 と、前記各配線部上に張付けられた金属層とから 構成したことを特徴とする半導体記憶装置。

(2)金属層がタングステン、モリブデン、タン タル、白金から選ばれる高融点金属からなること を特徴とする特許請求の範囲第1項記載の半導体 記憶装置。

(3)配線を覆う第2層の層間絶縁膜上に一方の 電源となる金属配線を設け、かつ該金属配線を、 一方のCMOSインバータのソース領域と、この ソース領域が形成される基板領域をバイアスする ための数ソース領域と反対導電型の拡散領域との 両者にコンタクトホールを介して接続したことを 特徴とする特許請求の範囲第1項記載の半導体記

3. 発明の詳細な説明

(発明の技術分野)

本発明は、半導体記憶装置に関し、特に一対の CMOSインバータを有する6トランジスタ型の 半導体記憶装置に係わる。

(発明の技術的背景とその問題点)

- 対のCMOSィンパータを有する6トランジ スタ型の半導体記憶装置(スタティックメモリ) は、第1回に示す回路側成になっている。即ち、 図中のQ Pı、Q nı は一方のCMOSインバー タを形成するDチャンネルMOSトランジスタ、 n チャンネルMOSトランジスタである。 図中の Q p 2 、 Q n 2 は、他方の C M O S インパータを 形成するロチャンネルMOSトランジスタ、nチ ャンネルMOSトランジスタである。一方のCM OSインバータのゲートは他方のCMOSィンバ ータの各トランジスタの共通のドレイン部分D2 に、他方のCMOSインバータのゲートは一方の CMOSインパータの共通のドレイン部分Diに 互いに交差接続してフリップフロップ回路を構成 している。前記各DチャンネルMOSトランジス タQ D 1 、Q D 2 のソースは V D D に接続されて おり、かつ前記各nチャンネルMOSトランジス タQ Nı、Q N2 は夫々Vssに接続されている。 前記フリップフロップ回路のトランジスタ Q pi 、 Qniの共通のドレイン部分Di及びトランジス タQ D 2 、 Q D 2 の共通のドレイン部分 D 2 は夫 マVpp電位、Vss電位に設定され、情報を保 持している。例えば、共通のドレイン部分Dェが Vpp 電位の時、トランジスタQp2 がオフ、ト ランジスタQn2 がオンとなって共通のドレイン 部分D2はVss配位となり、そのためトランジ スタQp」がオン、トランシドスタQn」がオフ となる。また、Qnョ 、Qni は夫々トランスフ ァゲートとして聞くNチャンネルMOSトランジ スタであり、一方のMOSトランジスタQnョ は 前記フリップフロップ回路のノードに、他方のM OSトランジスタQn4 は同フリップフロップの ノードに接続されている。前記トランジスタ Qna、Qn4のドレイン側には、夫々ピットラ インB L i 、 B L 2 が接続され、かつ各トランジ スタQ N a 、Q N a のゲートはワードラインWL に接続されている。前記トランジスタQN3、 Qn4はメモリセルが選択され、書込み、読み出

しが行われる際にはオン状態となって、それらトランジスタQn₃、Qn₄のドレイン側に接続された前記ピットラインBLi、BL₂とフリップフロップ回路との間の情報伝達が行われる。

上述したメモリセルに情報を書込む場合、例えば共通ドレイン部分 D 1 を V 8 8 電位、共通のドレイン部分 D 1 を V 8 8 電位、共通のには、レイン部分 D 2 を V D D 2 電位に設定する 場合には、ピットラインB L 1 を V 8 8 レベル、ピットラインB L 2 を V D D D レベルに設定しておきとしてのトランジスタ Q D 3 、 B L 2 を 図示しないセンスアップ 回路に 接続してトランスファゲート としてのトランジスタ Q D 3 、 Q D 4 をオンさせる。

前述した 6 トランジスタ型のスタティックメモリのメモリセルは、 従来、 第 2 図~第 4 図に示す構造のものが知られている。 図中の Q p i 、Q n i は、一方の C M O S インバータを形成する P チャンネル M O S トランジスタ、 n チャンネル

前記DチャンネルMOSトランジスタQD1、 QD2 は第3回及び第4回に示すようにDローウェル1が選択的に形成されたn型シリコン基板2のフィールド酸化機3で分離された島状の核n型シリコン基板2領域に夫々形成されての単板2のトランジスタQD1 は、前記島状の基板2のに 互いに電気的に分離して形成されたD↑型ののように ス41、ドレイン領域51と、これらソース・ドレイン領域41、51個のチャンネル領域81、51

基仮2上にゲート酸化膜 6 を介して配置され、前 記 N チャンネルMOSトランジスタQ Nı のゲー トと共通化される例えばリンがドープされた第1 農 ∩ 型多桔島シリコンからなるゲート電極 7 』と から構成されている。他方のトランジスタQp2 は、前記島状の基板2領域に互いに電気的に分離 して形成された前記p^型のソース41 及びドレ イン領域 5 2 と、これらソース、ドレイン領域 4 1 、 5 2 園のチャンネル領域を含む基板2上に ゲート酸化膜6を介して配置され、前記nチャン ネルMOSトランジスタQn2のゲートと共通化 される例えばリンがドープされた第1層 N型多桔 晶シリコンからなるゲート電框 72 とから構成さ れている。なお、前記D+型ソース領域4」は前 記トランジスタQp1 とQp2 の両者に共通化さ れ、 Vun ラインとして機能する。また、前記ト ランジスタ Q n ₁ 、 Q n ₂ は、フィールド酸化膜 3 で分離された島状のD-ウェル1領域に夫々形 成されている。一方のトランジスタQniは、前 記島状のD-ウェル1領域に互いに電気的に分離

して形成されたn゚ 型のソース42、ドレイン領 城 5 g と、これらソース、ドレイン領域 4 2 、 53 間のチャンネル領域を含むウェル1上にゲー ト酸化酸(図示せず)を介して配置され、前記第 1周n型多結晶シリコンからなるゲート電機71 とから構成されている。他方のトランジスタ Qn2は、前記島状のローウェル1領域に互いに 電気的に分離して形成された n * 型のソース 4 g 、 ドレイン領域 5 ₄ と、これらソース、ドレイン領 域43 、54 間のチャンネル領域を含むウェル1 上にゲート酸化膜(図示せず)を介して配置され、 前記第1層の型多結晶シリコンからなるゲート書 極 7 2 とから構成されている。更に、前記トラン スファゲートとしての一方のトランジスタQnョ は、第4回に示すように曲状のウェル1領域に互 いに電気的に分離された前記ドレイン領域 5 3 と 共通の n * 型のソース領域及びドレイン領域 5 s と、これらソース、ドレイン領域(53)、55 間のチャンネル領域を含むウェル1領域にゲート 酸化膜6を介して配置され、他方のトランジュク

また、、前記ゲート電板 7 1 ~ 7 3 を含む 4 数 仮 2 と 上に は、 第 1 顧 の 顧 間絶 経 膜 と して の 第 1 の C V D ー S i O 2 膜 8 1 上に は 前 記 第 1 周 n 型 多 店 は 前 記 第 1 2 層 n 型 多 店 る V B B B 2 所 配 銀 9 1・、 9 2 が 配 設 さ れ て い る。 こ れ ら V B B B 電 羅 用 配 程 9 1・、 9 2 は 前 記 第 1 の C V D

- SiO₂ 膜8」に開口されたコンタクトホール 101、102を介して前記トランジスクQn1、 Q N 2 のソース領域42 、43 に接続されている。 なお、 V s s 電源用配線 9 1 、 9 2 は夫々隣接す るメモリセルの配線を兼ねているため、各メモリ セルドーつ配置されることになる。そして、前記 Vss電源用配線91、92を含む第1のCVD - Si O 2 膜 8 1 上には、第 2 層の層間格縁膜と しての第2のCVD-SiO2 膜82 が放復され ており、かつ該第2のCVD-SiO2 膜82 上 には一対の交差用AA配線114 、112 が夫々 前記島状の基板2領域及び島状のウェル1領域を 横切るように配設されている。 - 方の交差用A ℓ 配韓11』は、第3國及び第4図に示すように第 1、第2のCVD-SiO2 膜81、82 に及っ て開口されたコンタクトホール103 、104 、 10g を介して前記トランジスタQpg のドレイ ン領域 5 1 、前記ゲート電極 7 2 のフィールド酸 化膜3上に延出した延出部7a及び前記トランジ スタQnュのドレイン領域5₃に夫々接続されて

いる。他方の交差用A 配線112 は第1、第2 のCVD-SiO2 数81、82 に互って開口さ れたコンタクトホール 1 06 、 1 07 、 1 0 # を 介して前記トランジスタQp2のドレイン領域 52、前記ゲート電極 71 のフィールド酸化酸 3 上に延出した延出部76及び前島トランジスタ Qn2 のドレイン領域54 に夫々接続されている。 こうした交差用A & 配線 1 1 1 、 1 1 2 を設ける ことによって、前記他方のCMOSインバータを 構成するトランジスタ Q P 2 、 Q N 2 のゲート電 櫃 7 2 は、一方の C M O S インパータを構成する トランジスタQ D 1 、Q N 1 のドレイン領域 5 1 、 ール103~105を通して交差接続され、かつ - 方の C M O S インパータを構成するトランジス タ Q P 1 、 Q N 1 のゲート電極 7 1 は、他方の C MOSインバータを構成するトランジスタQp2、 Q n 2 のドレイン領域 5 2 、 5 4 に 該交差用 A & 配線 1 1 2 及びコンタクトホール 1 0 6 ~ 1 0 a を通して交差接続され、これにより前記各CMO

Sインバータが互いに交差接続されたフリップフロップ回路が実現される。また、前記第2のCVDーSiO2 膜82上には、ピットラインとしてのA&配線121、122 (BL1、BL2)が配設されており、これらA&配線121、121は前配第1、第2のCVDーSiO2 膜81、10mを介して前口されたコンタクトホール10m、10mを介して前記トランスファゲートとしてのトランジスタQnm、Qn4のドレイン領域5%、5%に夫々接続されている。なお、図中の13は前記交差用A&配線111、112及びA&配線121、122を含む第2のCVDーSiO2膜82上に被覆された保護膜である。

ところで、 C M O S は 周知のようにラッチアップ現象を伴う。 これを第 5 図に示す C M O S 構造のラッチアップ現象、 つまりサイリスタ効果を示す. 模式図及び第 6 図に示すその等価回路図を参照して説明する。

第5図中の21は、∩型シリコン基板であり、 この基板21表面にはp-ウェル22が選択的に

設けられている。この基板21のウェル22を含 む表面には煮子領域を分離するためのフィールド 酸化膜23が形成されている。前記フィールド酸 化膜23で分離された前記基板21領域には、互 いに電気的に分離された p * 型のソース、ドレイ ン領域24~、25~が設けられている。このソ ース領域24』に隣接した基板21領域には該基 版 2 1をパイアスするための n + 型拡散領域 26: が形成されている。前記ソース、ドレイン 領域241 、251 間のチャンネル領域を含む基 板21上にはゲート酸化膜27を介して多結晶シ リコンからなるゲート電極28』が設けられてい る。また、前記フィールド酸化膜23で分離され た島状のD-ウェル22領域には互いに電気的に 分離されたp~型のソース、ドレイン領域242、 252 が設けられている。このソース領域242 に臍接したウェル22の領域には該ウェル22を バイアスするためのD*型拡散領域262が設け られている。前記ソース、ドレイン領域242、 252 園のチャンネル領域を含むウェル22上に

はゲート酸化膜27を介して多結晶シリコンから なるゲート電板282が設けられている。また、 前記ゲート電極281、282を含む基板21全 面には瞬間絶縁膜29が被揮されている。この音 間絶縁膜29上には、前記p*型ソース領域 241 と n + 型拡散領域 261 の両者にコンタク トホールを介して接続されたソースA&配線30、 前記ドレイン領域251 とコンタクトホールを介 して接続されたドレインA&配線31及び前記ゲ ート電板ク81 とコンタクトホールを介して接続 されたゲートAL配線32が夫々設けられている。 また、前記層間絶縁鎖29上には、前記0°型の ソース領域 2 4 z と p * 型拡散領域 2 6 z との両 者にコンタクトホールを介して接続されたソース A Q配換33、前記ドレイン領域25。 にコンタ クトホールを介して接続されたドレインA&配線 3 4 及び前記ゲート電板 2 8 2 にコンタクトホー ルを介して接続されたゲートA&配線35が夫々 設けられている。なお、前記ゲートAR配線32、 35はVin側となり、前記ドレインA & 配線31、 3 4 は V Out と を り、 前記 P チャンネル M O S トランジスタのソース A 2 配稿 3 0 は V_{PP}ル に、 前記 配稿 3 0 は V_{PP}ル に、 前記 配稿 3 0 は V_{PP}ル に、 A 2 配稿 3 0 は V_{PP}ル に、 A 2 配稿 3 0 は V_{PP}ル に、 A 2 配稿 3 0 は V_{PP}ル に 大 A 2 に た A 2 に た A 2 に た A 2 に A 3 に

CMOSインバータの高集積化により各MOSトランジスタのソース、ドレイン領域 24 i 、24 2 、25 i 、25 2 が微幅化されると、例えばロチャンネルMOSトランジスタをオンさせた場合、践ドレイン領域25 2 近傍にインバクトアイオニゼーションによってホールが発生してロー

ウェル22の電位を上昇させる。 ローウェル22 の電位が上昇すると、ウェル22をベースとする 前記寄生npnトランジスタQnがバイポーラア クションを起こし、抜トランジスタQnのコレク 夕電流 1 R8 が 17 型の基板 2 1 中を流れる。この コレクタ電流 【R8 はVpp 側にある D型シリコ ン基板21の抵抗RSを流れることになるため、 前述した寄生PNPトランジスタQPのペース電 位を下げることになって駄トランジスタQPをバ イポーラアクションさせる。その結果、何トラン ジスタQDのコレクタ電流 1 Rw が流れるように なる。そして、このコレクタ電流1RwはD-ウ ェル22の中を流れ、その抵抗Rwにより前述し た畜生npbトランジスタQnのペース電位を上 昇させることになり、前記インパクトアイオニゼ ーションが起きなくなった後でも、前記ペース電 位の上昇により数トランジスタQnをバイポーラ アクションさせる。このトランジスタQnのバイ ポーラアクションにより、そのコレクタ電流 l R w は更に前記寄生 p n p トランジスタ Q p の

ベース電位を下げ、該トランジスタQpのコレク

しかして、前述した第2四~第4回因示のスタ ティックメモリのメモリセルは、一対のCMOS

アスするための p * 型拡散領域を各 C M O S イン

パータ毎に設け、かつ各拡散領域をバイアスする

ための配線を接続することによって、該ウェルの

抵抗を下けるようにすればよい。

インパータを互いに交差接続してフリップフロッ プ回路を構成する目的で、第2の CVD-Si O 2 膜 8 2 上に一対の交差用 A 2 配線 1 1 i 、 112 を設けているので、該第2のCVD-Si ○2 膜82 上のメモリセルのピッチ幅を決定する A 配線密度が低下する。このため、第1のCV D-SiO2 膜81 上にV_b、電源用配線91、 92 を第2層 n 型多結晶シリコンにより形成して、 第2のCVD-SiO2 膜82 上でのA & 配線の 密度低下を確っている。かかる、n型多結晶シリ コンからなるVss 電源用配線 1 1/1 、 1 1/2 は 該多結晶シリコン中のn型不純物と同導電型の拡 散領域、つまり第2國~第4図に示す如く N チャ ンネルMOSトランジスタQniや周チャンネル のトランジスタQn₂のn゚型ソース領域42、 43 に対してはオーミックコンタクトすることが できる。しかしながら、 該Vss 電源用配線 1-1/1、1-32を例えばローウェル1に形成した 該ウェル 1 をバイアスするための D * 型拡散領域 に前記ソース領域と共に共通に接続して、そのウ

エル1の抵抗を下げ、ラッチアップ耐量を向上し ようとすると、該n型多結晶シリコンからなる Vss電源用配線と該 D * 型拡散領域とのコンタ クト都にPn接合が形成されて良好なオーミック コンタクトを取ることが困難となる。その結果、 第2回~第4回図示のスタティックメモリでは、 前記ウェルバイアス用のAR配線を形成するため のエリアをメモリセル領域とは別の領域に例えば 8 ヒル笛に設けている。従って、従来のスタティ ックメモリでは各メモリセル毎に4本(交差接続 用が2本、ピットラインが2本)のAe配線が第 2のCVD-SiO2 製上に積切っているので、 メモリセルのピッチ幅が増大し、かつ前記ウェル バイアス用のAL配線を形成するためのエリアを メモリセル領域とは別の領域に設けるので、メモ リ自体の面積が増大してトータル的なメモリの集 務度が低下する。更に、8メモリセル毎にしかウ ェルバイアス用のAA配線を形成できないので、 ラッチアップ耐量を充分に向上できない。

このようなことから、第7図~第9図に示すよ

うに第2番多結晶シリコンで一対のCMOSイン パータを互いに交差接続するスタティックメモリ のメモリセルが試みられている。即ち、このメモ リセルは第1のCVD-SiO2 膜81 上に第2 層名は思シリコンからなる一封の交差用配換 14」、142 が夫々前記島状の基板 2 領域及び 島状のウェル1領域を横切るように配設されてい る。一方の交差用配線141は、第8回及び第9 図に示すように第1のCVD-SiO2 膜8」に 開口されたコンタクトホール15」を介して前記 トランジスタQpiのp * 型ドレイン領域5」に 接続されたり型多結晶シリコンの配線部16aと、 同CVD-SiO2 膜81 に開口されたコンタク トホール 1 5 2 、 1 5 3 を介して前記第 1 贈 n 型 多桔晶シリコンからなるゲート電板 72 のフィー ルド酸化製3上に延出した延出部7a及び前記ト ランジスタQnェのn+型ドレイン領域5gに夫 々接続されたN型多結晶シリコンの配線部17a とから構成されている。他方の交差用配線142 は第1のCVD-SiO2 膜8: に関口されたコ

ンタクトホール154 を介して前記トランジスタ Q P 2 の P ⁺ 型ドレイン領域 5 2 に接続された P 型多特品シリコンの配線部160と、同CVD-Si02 膜8」に開口されたコンタクトホール 155、156を介して前記第1周 n 型多結晶シ リコンからなるゲート電極フェのフィールド酸化 膜3上に延出した延出部7b及び前記トランジス タQn₂のn゚型ドレイン領域54に夫々接続さ れた「型多結晶シリコンの配線部17bとから構 成されている。更に、前記交差用配線14』、 142 を含む第1のCVD-SiO2 膜81 上に は、第2のCVD-SiO2 膜82 が被覆されて いる。この第2のCVD~SiO2 膜82上には 前記交差用配線14gを構成するp型、n型の多 枯晶シリコンの配線部16a、17a 間並びに前 記交差用配線 1 4 2 を構成する D型、 n型の多結 品シリコンの配線部16b、17b間に夫々形成 されるpn接合が電気的に与える悪影響を除去す るための一対のA88181、182が設けられ ている。つまり、一方のA8個18」は前記p型、

□型の多結晶シリコンの配線部16a、17a間のpm接合部分を含む前記第2の C V D ー S i O 2 膜82に間口された相長状のコンタクトホール191 を介して前記交差用配線141 に接続回型の多結晶シリコンの配線部16 b 、17 b 簡のpm接合部分を含む前記第2の C V D ー S i O 2 膜82に関口された相長状のコンタクトホール192を介して前記交差用配線142 に接続されている。

しかしながら、第7図〜第9図に示す構造のスタティックメモリでは、セル内のA8配線等の比較が前述した第2図〜第4図のスタティックとしてのA8配線121、122の2本、第2冊多にはのカリコンからなる交差用配線141、142のカシリコンからなる交差用配線141、142のカナムをで決定されるメモリセルのピッチ幅を紹小りることはできない。従って、かかる構造のスク

ティックメモリにあっても従来のスタティックメモリのセルサイズより縮小することができず、しかもVss電源用配線として第28n型多結晶シリコンを用いているため、ウェルパイアス用のA & 配線を形成するためのセル領域とは別のエリアを設けることによるメモリ自体の集積度の低下やラッチアップ耐量の充分な向上も改善されない。(発明の目的)

本発明は、メモリセルのピッチ幅及びメモリ自体を散制化できると共に、ラッチアップ 耐量を著しく向上した半導体記憶装置を提供しようとするものである。

(発明の無要)

本発明は、一対のCMOSインバータを有し、 一方のCMOSインバータのゲート電極を他方の GMOSインバータの各トランジスタのドレイン 領域に配線を介して互いに交差接続して形成され たフリップフロップ回路と、このフリップフロッ プ回路の各ノードに接続された一対の転送用MO Sトランジスタと、から構成されるメモリセルを 半導体基板上にマトリックス状に集積してなる半 導体記憶装置において、前記ゲート電極を第1導 雷型の不能物を含む第1層多結晶シリコンにより 形成し、かつ前記配線を該ゲート電板を覆う第1 腰の層間絶縁膜上に設けられ、第1導電型のドレ イン領域および前記ゲート電優にコンタクホール を介して接続された第1導電型の不耗物を含む第 2 服多結晶シリコン配線部と、前記層間絶縁膜上 に該配線部と連結して設けられ、第2導電型のド シィン領域にコンタクトホールを介して接続され る第2準電型の不能物を含む第2層多結晶シリコ ン配線部と、前記各配線部上に張付けられた金属 置とから構成したことを特徴とするものである。 かかる構造の半導体記憶装置では、交差用配線を 覆う第2層の層間絶縁膜上に一方の電源となる金 展配線を設け、かつ該金属配線を、一方のCMO Sインバータのソース領域と、このソース領域が 形成される基板領域をパイアスするための該ソー ス領域と反対導電型の拡散領域との両者にコンタ クトホールを介して接続することが可能となり、

既述の如くメモリセルのピッチ幅の縮小化、メモリ自体の高集積化を達成できると共に、ラッチアップ耐量を若しく向上することができる。

(発明の実施例)

以下、本発明をCMOSスタティックメモリに適用した例について第10図~第1 2 図を参照して詳細に説明する。

前記DチャンネルMOSトランジスタQP」、 Qp2 は第11國及び第12図に示すようにp-ウェル 5 1 が選択的に形成された N 型シリコン基 板 5 2 のフィールド酸化膜 5 3 で分離された島状 の該n型シリコン基板52領域に夫々形成されて いる。一方のトランジスタQp」は、前記島状の 基板52額域に互いに電気的に分離して形成され たp~型のソース541、ドレイン領域551 と、 これらソース、ドレイン領域541、551間の チャンネル領域を含む基板52上にゲート酸化段 56を介して配置され、前記のチャンネルMOS トランジスタQn」のゲートと共通化される例え はリンがドープされた第1周 n 型多桔晶シリコン からなるゲート電板57」とから構成されている。 他方のトランジスタQp2 は、前記島状の基板5 2 鎖域に互いに電気的に分離して形成された前記 p * 型のソース541及びドレイン領域552と. これらソース、ドレイン領域541 、552 間の チャンネル領域を含む基板52上にゲート酸化膜 56を介して配慮され、前記 n チャンネルMOS

トランジスタQn2のゲートと共通化される例え ばリンがドープされた第 1 層 n 型多格品シリコン からなるゲート電極572とから構成されている。 なお、前記p~型ソース領域541は前記トラン ジスタQDi とQD2 の両者に共通化され、 V ρ ρ ラインとして 復能する。また、前記トラン ジスタ Q nı、 Q n2 は、フィールド酸化酶 5.3 で分配された島状のD-ウェル51領域に夫々形 成されている。一方のトランジスタQn;は、前 記島状のローウェル5 1 領域に互いに選気的に分 離して形成されたn * 型のソース領域542 、ド レイン領域55%と、これらソース、ドレイン領 域 5 4 2 、 5 5 3 間のチャンネル領域を含むウェ ル 5 1 上にゲート酸化膜(図示せず)を介して配 **聞され、前記第1層 n 型多結晶シリコンからなる** ゲート電極57」とから構成されている。他方の トランジスタQn2 は、前記島状のp~ウェル5 1領域に互いに電気的に分離して形成されたn+ 型のソース領域543、ドレイン領域554と、 これらソース、ドレイン領域54g、554間の

チャンネル領域を含むウェル51上にゲート酸化 膜(図示せず)を介して配置され、前記第1層 n 型多桔晶シリコンからなるゲート電極572とか ら構成されている。前記トランスファゲートとし ての一方のトランジスタQn3 は、第12図に示 すように島状のウェル51領域に互いに電気的に 分離された前記ドレイン領域553と共通のn* 型のソース領域及びドレイン領域55mと、これ らソース、ドレイン領域(553)、555間の チャンネル領域を含むウェル51領域にゲート酸 化膜 5 6 を介して配置され、他方のトランジスタ Qn+と共通化されるリンがドープされた第1層 n 型多結晶シリコンからなるゲート 関極 5 7 g と から構成されている。前記他方のトランジスク Qniは、島状のウェル51領域に互いに電気的 に分離された前記ドレイン領域 5.5.4 と共通の n + 型のソース領域及びドレイン領域556と、 これらソース、ドレイン領域(554)、556 間のチャンネル領域を含むウェル51領域にゲー ト酸化膜を介して配置され、前記第1層 n型多結

品シリコンからなるゲート電板 5 7 3 とから 構成されている。なお、前記ゲート電板 5 7 3 はワードラインW L として 概能する。前記 n ↑ 型のソース領域 5 4 2 、 5 4 3 に 隣接する p ーウェル 5 1 には、ウェルバイアス用の p ↑ 型鉱散領域 5 8 1 、58 2 が夫々設けられている。

らなるゲート電板572のフィールド酸化模53 上に延出した延出部57a及び前記トランジスタ Q n 1 の n * 型ドレイン領域 5 5 3 に 夫々接続さ れたり型多結晶シリコン配線部63aと、これら 配線部628、638上に張付けて配置されたタ ングステン磨648とから構成されている。他方 の交差用配線 6 0 2 は第 1 の C V D - S i O 2 膜 59」に関口されたコンタクトホール614 を介 して前記トランジスタQp2 のp * 型ドレイン領 域 5 5 2 に接続されたp型多結晶シリコン配線部 62bと、同CVD-SiO2 数591 に関口さ れたコンタクトホール615 、616 を介して前 記第 1 簡 n 型 多 結 昼 シリコンからなる ゲート 電 極 5 7 1 のフィールド酸化膜 5 3 上に延出した延出 部57 b 及び前記トランジスタ Q n 2 の n * 型ド レイン領域554に夫々接続された n型多結晶シ リコン配線部63bと、これら配線部62b、6 3 b 上に張付けて設けられたタングステン層 6 4 D とから構成されている。こうした交差用配移 <u>601、602</u>を設けることによって、前記他方 の C M O S インバークを構成するトランジスタ Q P 2 、 Q N 2 のゲート電極 5 7 2 は、一方の C M O S インバータを構成するトランジスタ Q P 1 、 Q N 1 のドレイン 9 を構成するトランジスタ Q P 1 、 G 1 2 、 G 1 3 を 通して 交差接 表され、かつ 一 F の C M O S インバータを 構成するトランジスタ Q P 1 、 G 1 3 を 4 に するトランジスタ Q P 1 、 G 1 5 の C M O S インバータを 構成する 7 1 は、 6 1 5 の C M O S インバータを 構成するトランジスタ Q P 2 、 G N 2 のドレイン 節 な 5 2 、 5 5 4 に 該 交差 用配線 G 0 2 コンタクトホール G 1 4 、 G 1 5 に G 0 2 コンタクトホール C 1 4 、 G 1 5 に G 1 5 を 通して 交差接続い に 交差接続されたフリップ 回路 が 実現される。

また、前配交差用配線 601、602を含む前記第1のCVD-SiO2 膜 591 上には第2の暦間絶縁膜としての第2のCVD-SiO2 膜 592 が被揮されている。この第2のCVD-SiO2 膜 592 上にはVss s電源用A 2 配線 651、652 が配設されている。各A 2 配線

651、652 は前記第1、第2のCVD-Si 02 膜591 、592 に及って閉口されたコンタ クトホール61,、61gを介して前記トランジ スタQ n ı 、 Q n 2 の n * 型ソース領域 5 4 2 、 5 4 m 及び p * 型拡散領域 5 8 l 、 5 8 2 の両者 に夫々接続されている。なお、前記A L 配稿 651、652は夫々隣接するメモリセルの配線 を兼ねているため、各メモリセルに一つ配置され ることになる。また、前記第2のCVD-Si 〇2 様 5 8 2 上には、ピットラインとしてのA & 配飾661、662 (BL1、BL2)が配設さ れており、これらA 2 配線 6 6 1 、 6 6 1 は前記 第1、第2のCVD-SIO2 膜591、592 に互って開口されたコンタクトホール61g 、 6 1 ■ を介して前記トランスファゲートとしての トランジスタQ n a 、Q n 4 のドレイン領域 55%、55%に夫々接続されている。なお、図 中の67は全面に被覆された保護膜である。

しかして、本発明によれば、一対のCMOSインパータを互いに交差接続する一方の交差用配線

601 として、第10図~第12図に示すように 第1のCVD-Si02 数59ょに関口されたコ ンタクトホール61」を介して前記トランジスタ Qpiのp^{*}型ドレイン領域55iに接続された p型多結晶シリコン配線部62aと、同CVD-SiO2 段591 に開口されたコンタクトホール 6 1 2 、 6 1 3 を介して前記第 1 層 n 型多結晶シ リコンからなるゲート電極572のフィールド酸 化膜53上に延出した延出部57a及び前記トラ ンジスタQn」のn + 型ドレイン領域55gに夫 々接続されたり型多結晶シリコン配線都 6 3 a と、 これら配移部628、63a上に張付けて配置さ れたタングステン層64aとから構成されたもの を用いている。また、他方の交差用配線602は 第1のCVD-SIO2 膜59ょ に間口されたコ ンタクトホール614 を介して前記トランジスタ Qp2 のp * 型ドレイン領域552 に接続された D型多結晶シリコン配線部62bと、周CVD-SiО2 膜591 に開口されたコンタクトホール 6 1 s 、 6 1 s を介して前記第 1 層 n 型 多 結 晶 シ

リコンからなるゲート電板57」のフィールド酸 化膜 5 3 上に延出した延出部 5 7 b 及び前記トラ ンジスタQn2 のn * 型ドレイン領域 5 5 4 に夫 々接続された N型多結晶シリコン配線部63 bと、 これら配線部62b、63b上に張付けて設けら れたタングステン層 6.4 bとから構成されたもの を用いている。その結果、交差用配線 6.01、 602 と互いに導電型の異なる p * 型、 n * 型の ドレイン領域 5 5 1 、 5 5 2 、 5 5 3 、 5 5 4 と の間にpn接合が形成されることなく良好なコン タクを取ることができ、しかもp型多結晶シリコ ン配線部62a、62bとn型多結晶シリコン配 線部63a、63bとの両者の上には、夫々タン グステン層64a、64bが張付けられているた め、それら異なる導電型の配線部間に形成される D D 接合による電気的な悪影響を解消できる。こ のため、第1のCVD-SiO2 膜591 上に配 置された交差用配線 <u>601</u>、<u>602</u>のみでCMO Sインバータを互いに交差接続できるので、第2 図~第4図に示す従来のメモリセルのように第2

の腰周絶縁段(第2のCVD-SiO2 段)上に一対のCMOSインパータを交差接続するためのA & 配線を設ける必要がなくなり、メモリセルのピッチ幅を決定するメモリセル上のA & 配線の余裕度が増大する。その結果、ピットラインとしてのA & 配線66i、662 と共に第2のCVD-

S i O 2 膜 5 9 2 上 に V_{SS} 短 瀬 用 A & 配 稳

6 5 1 、 6 5 2 を配置できる。このように V s s s 電源用配換 6 5 1 、 6 5 2 を A & で形成できることによって、第 1 0 図に示すように N チャンスル M O S トランジスタ Q n 1 、 Q n 2 の ソース 和 域 5 4 2 、 5 4 3 と、 これに 隣接 する P ーウェル 5 1 の ウェルバイアス 用の P * 型拡散 できる。 1 の ウェルバイア ス 用の D * 技技できる。 2 を ウェルバ V s s 電源用 A & 配換 6 5 1 、 6 5 2 を ウェルバイアス 用配給として 兼用できる ため、 各 メモリル に フェルバイアスを加えることができる。 4 **

って、Dーウェル51へのパイアス点を増加でき、

該ウェル51の抵抗を実効的に減少できるため、

ラッチアップ耐量を着しく向上できる。

また、第2図〜第4図に示す従来構造のように ウェルバイアス用のA2配格を、例えば8セル毎 にメモリセルとは別のエリアに配置する必要がな いため、メモリ自体の面積を縮小できる。

更に、第2のCVDーSiO2 膜592 上には、Vss電源用A&配線651 (又は652)の1本と、ピットラインとしてのA&配線661、662の2本と計3本であり、従来のメモリセルに比べてA&配線を1本減少できるため、メモリセルのピッチ幅を縮小できる。事実、設計ルールを1、5μmプロセスとした場合、第2図図示のメモリセルのピッチ幅は、17、0μmであるのに対し、本発明の第10図図示のメモリセルでは15、5μmと著しく縮小できる。

なお、上記実施例ではp型多結晶シリコン配線部と n型多結晶シリコン配線部との両者に強付けられる金属層として、タングステンを用いたが、タングステンの代わりにモリブデン、クンタル、白金等から選ばれる高融点金属を用いてもよい。

(発明の効果)


以上詳述した如く、本発明によればメモリセルのピッチ編及びメモリ自体も関相化できると共に、ラッチアップ耐量を著しく向上した高葉積度、高 信頼性のスタテックメモリ等の半導体記憶装置を 提供できる。


4. 図面の簡単な説明


第1図は一対のCMOSインクタの等のという。 「大力ののCMOSインククの等のという。 「大力ののCMOSインククの等のという。 「大力のののCMOSインククの等のという。 「大力ののののののでは、 「大力のののののでは、 「大力ののののでは、 「大力ののでは、 「大力ののでは、 「大力ののでは、 「大力ののでは、 「大力のでは、 「大力ので、 「大力 治う断面図、第12図は第10図のY-Y線に沿 う断面図である。


Q D 1 、 Q D 2 … D チャンネルM O S トランジ スタ、Qn1、Qn2、Qn3、Qn4 …nチャ ンネルMOSトランジスク、51…p-ウェル、 5 2 … n 型シリコン基板、5 3 … フィールド 酸化 膜、541、542、543 … ソース領域、 551, 552, 553, 554, 555, 5 5 6 …ドレイン領域、5 7 1 、5 7 2 、 5 7 3 … 第1日 n 型多結晶シリコンからなるゲート 電極、 581、582 … ウェルバイアス用の P * 型拡散 領域、591 … 第1のCVD~SiO2 膜(第1 O 2 膜(第 2 の層間絶縁膜)、<u>6 O 1 、6 O 2 …</u> 交差用配線、611~611 … コンタクトホール、 62a、62b… p型多結晶シリコン配線部、6 3 a 、 6 3 b … n 型多結晶シリコン配線部、 6 4 a、64b…タングステン層、651、652 … V s s 電源用A L 配線、661、662 …ピット ラインとしてのAR配格。

第1問










郑 5 🗵



〒 6 図

